# POWERED BY Dialog

## MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication Number: 09-120954 (JP 9120954 A), May 06, 1997

#### **Inventors:**

HIRATA TAKESHI

# **Applicants**

• NEC CORP (A Japanese Company or Corporation), JP (Japan)

Application Number: 07-277323 (JP 95277323), October 25, 1995

# **International Class (IPC Edition 6):**

- H01L-021/3065
- C23F-004/00
- H01L-021/28
- H01L-021/768

### **JAPIO Class:**

- 42.2 (ELECTRONICS--- Solid State Components)
- 12.6 (METALS--- Surface Treatment)

## **JAPIO Keywords:**

R097 (ELECTRONIC MATERIALS--- Metal Oxide Semiconductors, MOS)

## Abstract:

PROBLEM TO BE SOLVED: To form a fine contact hole in a small number of processes by forming a hole with a plurality of side walls of different angles in an insulation film by single reactive ion etching.

SOLUTION: A BPSG film 2 is formed on a silicon substrate 1 and a photoresist film 4 with a hole 3 having an almost vertical side wall is formed. Then, etching of low selectivity of the photoresist film 4 and the BPSG film 2 is carried out by a reactive ion etching device. Since the angle to ion is large in an upper edge end part of the hole 3 of the photoresist film 4, a facet 8 is formed in an upper end part and a groove 5A is formed in the BPSG film 2. If etching is further continued and a surface of the substrate 1 is exposed, the thickness of a photoresist film reduces, and a facet is enlarged and extends to an upper end part of the groove 6B. A hole 6B formed of an upper part 6B-2 and a lower part 6B-1 with side walls of different angles is formed and an aluminum wiring 7 is formed in this way.

## **JAPIO**

© 2005 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 5506154

(19)日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平9-120954

(43)公開日 平成9年(1997)5月6日


(51) Int. Cl. 6	3	識別記号	庁内整理都	番号	FI			技術表示箇所
H01L	21/3065				H01L	21/302	M	
C 2 3 F	4/00				C 2 3 F	4/00	E	
							Ċ	
H 0 1 L	21/28				H 0 1 L	21/28	V	
	21/768					21/302	F	•
	審査請求	有 請求	項の数3	OL			(全5頁)	最終頁に続く
(21)出願番号	特願	平7-277323	e.		(71)出願人	. 0000042	37	•
						日本電気	<b>【株式会社</b>	
(22) 出願日	平成7年(1995)10月25日			東京都港区芝五丁目7番1号				
					(72)発明者	平田岡	IJ	
						東京都港	达区芝五丁目7番	1号 日本電気株式
						会社内		
					(74)代理人	弁理士	京本 直樹	(外2名)

## (54) 【発明の名称】半導体装置の製造方法

# (57)【要約】

【課題】ウエットエッチとドライエッチを組合せる手法 より工程数が少なくレジスト後退法による手法より孔径 の小さなコンタクト用の開孔を形成する。

【解決手段】フォトレジスト膜4の開孔3の上縁端部に ファセット8が形成され、選択比が低い反応性イオンエ ッチングにより、角度の異なる複数の側壁を有する開孔 6 Bを形成する。



#### 【特許請求の範囲】

【請求項1】 半導体基板上の所定の導電領域を被覆す る絶縁膜を形成する工程と、前記絶縁膜に所定厚さのレ ジスト膜を塗布し選択的に露光し現像することによって ほぼ垂直な側壁を有し前記導電領域に対応する第1の開 孔を有するエッチングマスクを形成する工程と、前記絶 縁膜の前記エッチングマスクに対する選択比が低い反応 性イオンエッチングにより前記第1の開孔上端部にファ セットを形成しつつ前記第1の開孔部の絶縁膜に前記フ アセットより垂直に近い側壁の溝を形成し、前記反応性 10 イオンエッチングを続行することによって前記エッチン グマスクの厚さを減少させ前記ファセットを拡大させて その少なくとも一部を前記溝の上端部に及ぼし、それに よって上部で下部より幅の拡がったかつ角度の異なる複 数の側壁を有する第2の開孔を前記絶縁膜に形成するエー 程とを有することを特徴とする半導体装置の製造方法。

1

【請求項2】 エッチングマスクがなくなるまで反応性 イオンエッチングを続行する請求項1記載の半導体装置 の製造方法。

【請求項3】 レジスト膜及び絶縁膜がそれぞれポジ型フォトレジスト膜及び酸化シリコン膜であり、CF4 ガスとSF6 ガスとの混合ガスを使用し、選択比を1前後に設定する請求項1又は2記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に基板に形成した素子と配線間、または多層配線では配線間どうしのコンタクトをとるため絶縁膜に開孔を形成する方法に関する。

## [0002]

【従来の技術】現在基板に形成した素子と配線とのコンタクト、あるいは多層配線では配線間のコンタクトをとるためにエッチングマスク形成後絶縁膜をエッチングにより開孔することが行なわれている。

【0003】図2を参照して、ウエットエッチングとドライエッチングを組み合わせた、第1の従来例について説明する。この手法は上層の配線形状を被覆性良く形成するために一度ウエットエッチングなどにより等方性エッチングを行ない開孔の上部を広げた後ドライエッチングを行ない開孔の上部を広げた後ドライエッチングを行なり所望の大きさのコンタクトを開孔するという二段階のエッチングを行なうものである。すなわち、図2(a)に示すように、シリコン基板1上にBPSG膜2を形成し、開孔3を有するフォトレジスト膜4を形成する。次に、等方性エッチングにより、図2(b)に示すように、開孔3より寸法の大きい溝5をBPSG膜2の表面部に形成する。次に、異方性ドライエッチングにより、図2(c)に示すように、シリコン基板1の表面を露出させて開孔6を形成する。次に、フォトレジスト膜4を除去する。こうして、図2(d)に示すように、上50

部6-1の寸法が下部6-2の寸法より大きな開孔6が 形成される。次に、図2(e)に示すようにアルミニウ ム系配線7を形成する。

【0004】また、レジスト後退法などにより上部から 下部にかけて傾斜を付けるテーパーコンタクトエッチを 用いることで被覆性の良い配線を形成する手法 (第2の 従来例)がある。すなわち、図3(a)に示すように、 シリコン基板1上にBPSG膜を堆積し、開孔3Aを有 するフォトレジスト膜4Aを形成する。図2(a)の3 と同様な開孔を形成した後に適当な熱処理によりリフロ ーさせることにより、順テーパ状の開孔3Aを形成する ことができる。次に、BPSG膜2のフォトレジスト膜 4 Aに対する選択比が1程度の条件でエッチングする と、図3(b)に示すように、フォトレジスト膜の開孔 端が後退しつつエッチングされて順テーパ状の溝5Aが 形成される。溝の底部がシリコン基板1に達する迄この エッチングを続行することにより、図3(c)に示すよ うに、BPSG膜2に順テーパ状の開孔6Aを形成する ことができる。次に、フォトレジスト膜を図3(d)に 20 示すように除去し、図3 (e) に示すように、アルミニ ウム系配線7を形成する。

#### [0005]

【発明が解決しようとする課題】上述した第1の従来例では2段階のエッチングすなわちウエットエッチとドライエッチを組み合わせなければならず、工程数が多くなると言う問題があった。

【0006】また、第2の従来例のレジスト後退法を用いた手法ではコンタクト用の開孔が上方で大きく開きすぎるため微細加工に不適であるという問題点があった。 【0007】従って、本発明の目的は少ない工程数で微細なコンタクト用の開孔を形成できる半導体装置の製造

#### [0008]

方法を提供することにある。

30

【課題を解決するための手段】本発明の半導体装置の製 造方法は、半導体基板上の所定の導電領域を被覆する絶 縁膜を形成する工程と、前記絶縁膜に所定厚さのレジス ト膜を塗布し選択的に露光し現像することによってほぼ 垂直な側壁を有し前記導電領域に対応する第1の開孔を 有するエッチングマスクを形成する工程と、前記絶縁膜 の前記エッチングマスクに対する選択比が低い反応性イ オンエッチングにより前記第1の開孔上端部にファセッ トを形成しつつ前記第1の開孔部の絶縁膜に前記ファセ ットより垂直に近い側壁の溝を形成し、前記反応性イオ ンエッチングを続行することによって前記エッチングマ スクの厚さを減少させ前記ファセットを拡大させてその 少なくとも一部を前記溝の上端部に及ぼし、それによっ て上部で下部より幅の拡がったかつ角度の異なる複数の 側壁を有する第2の開孔を前記絶縁膜に形成する工程と を有するというものである。

【0009】ここで、エッチングマスクがなくなるまで

反応性イオンエッチングを続行するようにしてもよい。 【0010】又、レジスト膜及び絶縁膜がそれぞれポジ 型フォトレジスト膜及び酸化シリコン膜であり、CF4 ガスとSF6 ガスとの混合ガスを使用し、選択比を1前 後に設定することができる。

【0011】単一の反応性イオンエッチングを利用して 角度の異なる複数の側壁を有する第2の開孔をコンタク ト用の開孔として形成できる。

#### [0012]

一実施の形態について説明するための工程順断面図であ る。

【0013】まず、図1(a)に示すように、シリコン

基板1(MOSトランジスタなどの図示しない素子が形 成されている。従って図示しないゲート酸化膜やフィー ルド酸化膜などが形成されているものとする。)上に絶 縁膜、たとえばBPSG膜2を厚さ800nm形成し、 ほぼ垂直な側壁を有する第1の開孔3 (シリコン基板1 の表面部に形成された図示しない拡散層に対応してい る)を備えたポジ型のフォトレジスト膜4を形成する。 レジスト膜4の厚さは、レジスト材として例えばノボラ ック系樹脂を使用するときは800~900ヵmにす る。次に、例えば陰極結合型の反応性イオンエッチング 装置を利用して、周波数13.56MHz、RFパワー 500W、圧力20Pa、CF4 ガス流量10scc m、SFe ガス流量20sccmの条件でエッチングを 行なう。この条件ではフォトレジスト膜4とBPSG膜 2とのエッチング選択比は1になる。フォトレジスト膜 4の開孔3の上縁端部はイオンに対する見込角が大きい などの理由により、図2(b)に示すように、上端部に 30 ファセット8が形成されるとともにBPSG膜2に溝5 A (基板平面に対して約80度の側壁を有している) が 形成される。エッチングを続行するとフォトレジスト膜 の厚さが減少していき、ファセットも拡大する。図1 (b) はファセット8Aが残っているフォトレジスト膜 の厚さ方向全体に拡がった状態を示している。レジスト 後退法による図3 (a) に示した状態との相違は、BP SG膜に溝5Bが形成されていることである。更にエッ チングを続行し、シリコン基板1の表面を露出させる。 図1 (d) に示すように、フォトレジスト膜の厚さは更 40 に減小し、ファセットは拡大されてその一部が溝6Bの 上端部に及ぶ。図1(d)に示すように、シリコン基板 1の表面が露出した段階(エッチング時間は4分)で若 干フォトレジスト膜が残っていてもよいがそのときは残 存レジスト膜をアッシングにより除去する。あるいは、 フォトレジスト膜の初期の厚さを適当に設定してシリコ ン基板の表面が露出したとき、残存レジストがないかあ

るいはほとんどないようにし、必要に応じて更にエッチ

ングを続行してオーバーエッチ(エッチング時間は合計 4分30秒) すればアッシングは不要である。このよう にして、図1 (e) に示すように、基板表面に対し約5 5°の側壁を有する上部6B-2と同じく約80°の側 壁を有する下部6B-1よりなる第2の開孔6Bを形成 することができた。次に、図1 (f) に示すように、ア ルミニウム系配線形成する。段差被覆性は第1, 第2の 従来例と同様に良好であった。

【0014】第1の従来例と異なり、単一のエッチング 【発明の実施の形態】図1(a)~(f)は、本発明の 10 工程でよいから工程数は少なく、第2の従来例と異な り、角度の異なる2つの側壁を有するコンタクト用の開 孔を形成できるので微細加工に適しているということが

> 【0015】以上、素子と配線とのコンタクトをとる場 合(導電領域は拡散層)について説明したが、多層配線 の配線間のコンタクトをとる場合(導電領域は下層配 線) にも本発明を適用しうることは改めて詳細に説明す るまでもなく明らかであろう。

## [0016]

【発明の効果】以上説明したように本発明は単一の反応 性イオンエッチングにより角度の異なる複数の側壁を有 する開孔を絶縁膜に形成できるので、開孔を埋める配線 の段差被覆性を損なうことなく、複数のエッチングを利 用する第1の従来例より工程数を少なくでき、レジスト 後退法による第2の従来例より寸法の小さな開孔を形成 でき微細加工に適している。すなわち、段差被覆性が良 好な半導体装置を高歩留り、短工期で製造できる。

#### 【図面の簡単な説明】


【図1】本発明の一実施の形態について説明するための (a)~(f)に分図して示す工程順断面図である。

【図2】第1の従来例について説明するための(a)~ (e) に分図して示す工程順断面図である。

【図3】第2の従来例について説明するための(a)~ (e) に分図して示す工程順断面図である。

#### 【符号の説明】

- シリコン基板 1
- BPSG膜
- 開孔 3
- フォトレジスト膜 4
- 5, 5A, 5B 溝
- 6, 6A, 6B 開孔
- 6 1開孔6の上部
- 6 2開孔6の下部
- 6 B 1開孔6 Bの上部
- 6 B 2開孔6日の下部
- 7 アルミニウム系配線
- 8, 8A ファセット



フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号 FΙ

技術表示箇所

С HO1L 21/90 Α